① 주변장치가 DMA 요구 전송

② DMA제어기가 BR(버스요구)라인 활성화

③ CPU는 실행을 마저 마친 후 주소버스, 데이터 버스, 읽기, 쓰기 제어 라인을 고저항        상태로 만든 후 BG(버스포기)라인을 통해 버스포기를 알린다.

④ DMA제어기는 주소레지스터 값을 주소버스로 출력하고 읽기와 쓰기 제어 라인을 활성화

⑤ 주변장치에 DMA 승낙

⑥ 주변장치는 데이터 버스를 통해 메모리에 전송

  (한 위드 전송 시마다 주소레지스터의 값은 ‘1’ 증가, 워드 카운트 레지스터의 값이 ‘0’이 될   때까지 ‘1’감소시킨 후 ‘0’이 되면 DMA제어기는 전송을 중단하고 버스요구를 제거한다.
만약  DMA과정중에 다른 장치가 DMA를 원하였다면 그 장치가 다시 DMA를 사용한다.)
⑦ 인터럽트를 이용하여 CPU에 전송 끝을 알리고 CPU는 인터럽트에 응답하여 워트 카운트 레지스터의 내용을 읽어와 전송의 성공여부를 확인